intel_logo

397: 既にその名前は使われています (ワッチョイ e216-Wjj9) 2019/12/12(木) 16:58:26.94 ID:Fm7d4cIO0
2029年までのIntelのプロセスノードロードマップ
2019年12月に行われた2019 IEEE International Electron Devices Meeting (IEDM)にてEUV露光装置メーカーのASMLが公開したもの

2019年から2029年までのインテルの製造ロードマップ:バックポート、7nm、5nm、3nm、2nm、および1.4 nm

20190916 SPIE Photomask

これはIntelのオリジナルのスライドであり、どのノードがどの年のものかについては詳細に説明していない。しかし、一番下の行の各要素が次のプロセス・ノードであることを理解するのは容易なはずです。
ASMLはこれらの仮定をIEDMの基調講演で発表したスライドに適用したが、同社はスライドを修正したことを明らかにしなかった。

IntelRoadmapWM

2029年の1.4 nm
インテルでは、製造プロセスのノード技術に2年間のケイデンスを見込んでいます。2019年には10nmから開始し、2021年には7nmのEUVに移行します。その後、2023年、2025年、2027年、2029年のそれぞれに新しい基本的なノードが追加されます。この最後のノードをASMLで 「1.4 nm」 と呼んでいます。これは、インテル関連のスライドで、インテルとの関連で1.4 nmについて初めて触れたものです。文脈上、1.4 nmが何らかの実際の特徴を示す場合、12個のシリコン原子に相当する。

今年のIEDMのいくつかの講演では、 「2D self-assembly」 材料と呼ばれるものを用いて、0.3 nm程度の寸法を特徴としており、これほど低いものは聞いたことがないが、シリコンでは聞いたことがない。明らかに、Intel(およびそのパートナー)が直面しなければならない問題は数多くある。

+、++、およびバックポーティング
Intelが以前に述べたように、各プロセス・ノードの間には、各プロセス・ノードからパフォーマンスを抽出するために、それぞれに+と++の反復バージョンがあります。唯一の例外は10nmで、すでに10+になっているので、2020年と2021年にはそれぞれ10++と10++が出てくる。インテルでは、これを年単位のペースで行うことができると考えていますが、1つの完全なプロセスノードが別のノードとオーバーラップできるように、チームをオーバーラップさせることもできます。
これらのスライドで興味深いのは、バックポーティングについての説明です。これは、チップが1つのプロセスノードを念頭に置いて設計される能力であるが、おそらく遅延のために、プロセスノードの古い 「++」バージョンで同じ時間枠内に作り直すことができる。Intelはチップ設計をプロセスノード技術から切り離していると言っているが、シリコンでレイアウトを開始するには、ある時点でプロセスノードにコミットする必要がある。この時点では、プロセスノードのプロシージャはロックされています (特にマスクの作成時)。
このスライドでは、インテルは第一世代の7nm設計を10++に移植し、第一世代の5nm設計を7++に移植するなどのワークフローを実現することを示しています。このロードマップは日程にそれほど厳密ではないかもしれない―Intelの10nm製造プロセスには長い時間がかかるのを見てきたので、同社が+アップデートに毎年歩調を合わせ、主要なプロセス技術ノードに二年間歩調を合わせることを期待するのは、非常に楽観的で積極的な歩調戦略のように見える。
インテルでバックポーティングのハードウェア設計について言及したのはこれが初めてではないことに注意してほしい。現在、インテルの10nmプロセス・テクノロジーの採用が遅れていることから、当初は10nm(または10+、10++)を念頭に置いて設計されていたインテルの将来のCPUマイクロアーキテクチャ・デザインの一部が、このプロセス・ノードの成功により14nmプロセスの環境を実現する可能性があると広く噂されていました。


開発・研究

通常、プロセスノードの開発では、プロセスノードごとに異なるチームが作業します。このスライドでは、Intelが現在、10++と7nmファミリの最適化を開発中であることを示しています。この「+」アップデートは、世代ごとに設計の観点から簡単な成果を得ており、この数字はノード全体の利点を表している。興味深いことに、インテルの7nmは10++をベースにしていますが、将来的には5nmは7nmのベース設計、3nmは5nmのベース設計になると見られています。各+/++更新に入力される最適化のいくつかは、必要なときに将来の設計に組み込まれることは間違いありません。
このスライドでは、Intelの2023ノードが現在定義段階にあります。このIEDMカンファレンスでは、この期間に5nmについて多くの議論が行われるため、これらの改善(製造、材料、一貫性など。)のいくつかは、最終的にIntelのプロセスに組み込まれることになりますが、それはパートナーの設計会社(historically Applied Materials)によって異なります。5nmが2023ノードとしてリストされていることは注目に値します。ASMLが 「高NA」 EUVマシンの販売を開始するのは、製造プロセス中のパス定義を改善するためです。高NAが5nmまたは3nmでインターセプトされるかどうかはわかりませんが、このインテル・ロードマップに日付が正しく設定され、インテルもそれに固執できると仮定しています。ただし、これは考慮すべきことです。
2023年以降、インテルは現在「研究 」モードになっています。Intelはこれまで通り、新しい材料やトランジスタの設計などを検討している。このIEDMカンファレンスでは、ナノシートやナノワイヤーのようなゲート万能型トランジスタについて多くの議論がなされているので、FinFETが息切れする中で、その一部が明らかになるだろう。TSMCは今でも5nmプロセスでFinFETを(インテルの7nm相当)使っているので(ハイブリッドデザインでさえ)、ナノシートのようなものがインテルの製造スタックに入ってきても驚かないだろう。


まあこうなるといいなレベルだな、現状のIntelは10nmで非常に苦戦してる
2015年以降、デスクトッププロセッサーは未だに14nmのままだし
まあ皆が知りたいのは微細化のペースより、現状のゴミさっさとゴミ箱に入れて完全新規への移行の進捗状況だな
398: 既にその名前は使われています (ワッチョイ e2c0-GBjH) 2019/12/12(木) 17:01:12.39 ID:kGqmI2iZ0
サブをAMDにしてどちらでもドヤれるようにすればいい(脳氏


405: 既にその名前は使われています (ワッチョイ a2ed-xO71) 2019/12/12(木) 18:07:29.24 ID:Z2bk4jvW0
作ってんのPen4のオレゴンだからお察し
ジムはI/OやSoCの専門でCPUそのものではないし

408: 既にその名前は使われています (ワッチョイ c343-kui+) 2019/12/12(木) 18:59:13.75 ID:gkSzYx9D0
pen4は北森までは結構良かった

409: 既にその名前は使われています (ワッチョイ 12e6-F3ta) 2019/12/12(木) 19:19:49.78 ID:6mf9fQTR0
10thGenCoreのコメットレイクが今じゃ最低レベルとはいえやっと4コア載るようになったのに
ノートやタブレットじゃ食指動かないしなあ

570: Socket774 (ワッチョイ 25be-/Ix0) 2019/12/11(水) 04:54:40.18 ID:MEHbkYwI0 BE:743999204-2BP(2000)
Intel’s Manufacturing Roadmap from 2019 to 2029: Back Porting, 7nm, 5nm, 3nm, 2nm, and 1.4 nm
https://www.anandtech.com/show/15217/intels-manufacturing-roadmap-from-2019-to-2029
IntelRoadmapWM

Intelのプロセスロードマップ(2019-2029)
2019 10nm
2021 7nm EUV
2023 5nm
2025 3nm
2027 2nm
2029 1.4nm

IN MOORE WE TRUST

572: Socket774 (ワッチョイ 15be-V/1F) 2019/12/11(水) 07:52:43.19 ID:4p6ITZVo0 BE:743999204-2BP(2000)
数年後>>570のスライドを見たとき
今このスライドを見る気分にならないといいけど
cNuPbkP

574: Socket774 (ワッチョイ e5c8-FAUo) 2019/12/11(水) 08:17:59.23 ID:TVoORswn0
>>572
トレンドだし点線だし...

ただ未来を直線で予想したってだけにしか見えない

575: Socket774 (ワッチョイ 1d03-iF/K) 2019/12/11(水) 08:26:35.98 ID:6haJtyL80
>>570
まさかのチックタック復活

582: Socket774 (ワッチョイ a3c8-HJsT) 2019/12/11(水) 19:43:27.43 ID:zNREdmvO0
>>570
7nmも最初はクロック上がらないだろうから10nm+++でデスクトップ出しそう

583: MACオタ>570 さん (ワッチョイ cb06-2FtO) 2019/12/11(水) 20:27:18.18 ID:iPT1wTnN0
>>570
リンク先の anandtech の記事によると TSMC の 5nm も FinFET なんすね。
ーーー
TSMC is still using FinFETs for its 5nm process (Intel’s 7nm equivalent), so I wouldn’t be surprised if we see something like nano-sheets then nano-wires (or even hybrid designs) come into Intel’s manufacturing stack.
ーーー

571: Socket774 (ワッチョイ 1562-ROQ5) 2019/12/11(水) 06:03:27.24 ID:ikWcPXED0
ここまでロードマップをぶち上げてきたということは開発体制の再構築が終わったということかな

577: Socket774 (スフッ Sd43-p3Zn) 2019/12/11(水) 09:35:21.38 ID:8/p9eTKnd
Sandyが出た頃は2019年のCannonLakeで5nmって書いてあった木がする

584: Socket774 (スプッッ Sd03-iF/K) 2019/12/11(水) 22:02:50.30 ID:MeADhKdZd
【IMEC】
l_tt170524IMEC_14_001

【Intel】
IntelRoadmapWM

【TMSC】
wikichip_tsmc_logic_node_q2_2019

【Samsung】
010l

585: Socket774 (ワッチョイ 3673-bWwy) 2019/12/12(木) 08:00:29.19 ID:QZesyv800
Samsungが技術的には一番旺盛に感じられる、会社が大きいから応用範囲が広いせいかな 3nmGAAFET
intelはひたすらCPU(止めますって言っているが) 3nm finfet?
TSMCはお客様ありき 3nm finfet Nanowire gaafet?

586: Socket774 (アウアウカー Sac7-GBjH) 2019/12/12(木) 09:10:29.22 ID:DqBZWUq8a
10nmもクロック上がらないぞ
つまり2023年くらいまで14nmしか売れない

587: Socket774 (ワッチョイ ef02-kui+) 2019/12/12(木) 12:39:00.37 ID:mPWo9BqO0
シリコンから脱出しないと微細化しても、もうクロックは上げられないだろ